This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

JA 0112348 JUL 1983

(54) SEMICONDUCTOR DEVICE

~(11) 58-112348 (A)

(43) 4.7.1983 (19) JP


🙀 (21) Appl. No. 56-211715

(22) 25.12.1981

(71) FUJITSU K.K. (72) NOBUHIKO MIZUO (51) Int. Cl³. H01123/12 H01123/48

PURPOSE: To obtain a chip carrier mounted semiconductor device have ture that the device can be loaded vertically to a wiring substrate. PURPOSE: To obtain a chip carrier mounted semiconductor device having a struc-

CONSTITUTION a structure wherein the mount density is most enhanced, semiconductor memory devices 35 are erected and arranged on the wiring substrate in a state that each is contacted on the upper and lower surfaces, and the pin external conductive terminal 21 of each semiconductor memory device 35 is inserted into a fixed through hole 37 in the wiring substrate 36, then soldered and fixed. On a coat external conductive terminal 22 the common signal terminal in each memory device 35, a series of common signal wires constituted respectively of conductor 39 are soldered at every row. Two pieces of the pin external conductive terminal are provided, but any number of pieces are available as required. Or, one, which is bar form and formed by burying one end in the carrier, can be also used. While, the cap can be formed of ceramics. Further, it is applicable to a metallic package and a plastic package.



(P) 日本国特許庁 (JP)

印特许出願公開

@ 公開特許公報 (A)

昭58—112348

⊕Int. Cl.* # # 01 L 23/12 23/48

The state of the s

town to the

識別記号

庁内整理番号 7357—5 F 7357—5 F 砂公開 昭和58年(1983)7月4日

発明の数 1 審査請求 未請求

(全 4 頁)

半導体装置。

川崎市中原区上小田中1015番地 富士通株式会社内 6-211715 ①出 類 人 富士通株式会社

9特 顧 昭56—211715 9出 願 昭56(1981)12月25日 9発 明 者 水尾允彦

川崎市中原区上小田中1015番地

砂代 理 人 弁理士 松岡宏四郎

11.50多种网络10

2006年1月1日日本中十二

ションス (デーン)別 1、発明の名称 :: .

半等体装置

特許国家の製品

学等体ナップが、一外部質問にピン状の外部等 を選用子を有し、他の外部質問に被請状の外部等性 増子を有するナップ・キャリアに実施されてせる またとを特徴とする学等体質量。

1. 强明の評議立製明。

· W. 是男の故智分野

本発明は単導体チャアポティア・キャリアに実 共された単導体装置に係り、特に単導体チャアと ルンで単導体メモリ出子ポティア・キャリアに実装 された単単体装置に設ける外部等電量子の構造に 開する。1416年

N: 技管内管景··

3 対策機がステム等の大規模化に伴い、設計算機 グステムに搭載される平線体メーキ第子等の平線 発角を環境(,I.C.) 米子の前は非常に膨大とせっ でもになり、とのととはシステムの大理化を揺き、 それに伴ってシステム内の配舗長が長くなり計算 選買の低下を招く。そこで、計算機システム等に 対する情報体IC黒子の契値可度を高めシステム の大型化を抑える手段として提供されたのが、テ ップ・キャリア実施構造の単導体IC異関である。 (d) 従来技術と問題点

交景から用いられているテップ・キャリアの中で、最も英英田度が高わられる構造にサードレス・テップ・キャリアがある。 都1回はサードレス・テップ・キャリアに英英された半導体1 ご会覧に対ける一例の新聞団行及び庇闘団行を示した。 である。 そして質問に対で1 はセラミック高度、 3 は大きのことをである。 そして質問に対で1 はセラミック高度、 3 は大きのことが発されたテップ・ステージ。 4 は表出部に入るのであるれたテップ・ステージ。 4 は表出部に入るのう事が発されている内部配慮、 5 は内部配節からそれぞれ展出される。 6 は外部配慮がそれを関係という。 6 は外部配慮がそれを関係という。 7 はキャップ、 9 は低(人名) 合会等のろうが、

HEIG58-11234

.10世半年体【Cナップ、し1世ポンティング・ 指 ライッド、12以下ルじニクム(A4)等のボンデ 合うごうング・カイナ、ココは食(Aa)/ビリコン (81)層を示している。

とのような構造を有する従来のナップ・キャリ アに実装された平場体IC袋並は、計算機ジステ 4等に配扱される配置温根に対して度間を下にし : 『 ・ て水平に(平面)実装される。その実施状態を示 一一 したのがある回で、町中14は前記テップ・キャ サ丁夫装得点の半導体IC装置、1 Sはセラリノ ス式るいはブラスナタスにより形式された配線基。 表、16世紀継ボターン、6世前記外部第子、17 は半田等のろう材を長わしている。

> 上記のように従来のナップ・キャリア実装構造 の中海体IC装置に於ては配線高板に対して干燥 天袋がせされるために、ナップ・キャリアの干酪 状によって実施密度が制度され更に実施密度を高 めるととがてきなかった。

(4) 発明の目的

* ÷ 1:

本見明は上記問題点に低み、配置基根に対して

ブ・キャリアでは上に何えば女具キャップであが 対策されてせっている。セン森紀チップ・キャリ ア2.1に於けるピン状外部減量増予2.1は、強常 構造の内部記録26mからナップ・キャリア23 ・の一個面に延出された外部配載までa上に鉄/ニ 。ケル会会等通常の親子就兵から立る例えばピン 状打抜き 加工片が低ろう2 8等によりろう付けて れて形成され、又被請状外部等電場子ままは内部 **尼舞えるもからナップ・キャリアえるの他配以外** O三個品に選出された外部配置ますも上に合めっ **を多が始されて形成される。 そして中等体メモリ ・ナップでもは油管構造のナップ・スポージを9 - 上に全/シリコン合金30年を介してろう付ける "れ、例えば鮮単雄体メモリ・ティブスイのティブ ²³·ジャレクト旭子等テップ国官の位号が祀されるペ アド海子ぶしゅとピン状外部は北畑子に亜銀する 「内部記録でもぁとがてゃしゃケム等のペンディン 「ア・ワイヤる1により多使される。又入出力増子、 「も体格子等各メモリ・ナップに対して共通に配御 されるペプト培子31トと被請状外部選挙増子22 **垂直に供給することが可能を得近を有する** ・ヤマリア共長の中導体装置を技体し を向上せしめるととを目的とする。

(4) 発明の構成

本発明な単導体袋質に装て、単導体ナップが、 一外部側面にピン状の導電増予を有し他の外部側 面に被節状の導質は子を有するナップ・キャリア に実績されてなるととを特徴とする。

(f) 発明の実施例

以下本苑明を、半球体メモリ最重に於ける一夫 **施利について、終る器に示す上面器(1)。無面器(4)。** A~A′矢铁新面图付。下面圆闩、及び具点型化 示す疾疫方法に於ける一类施病の上面図刊。何命 気付を用いて詳細に説明する。

本発明を適用した半導体メモリ換載は、例えば まる因付。何、付、何に示すよう、一貫等に何え ば2〔本〕のピン状外部導奪地子21が配置され、 佐の三角面に反望数の複雑状外部導管線子22が 早段されたセラミック・ナップ・セッリア 23円 に半導体メモリ・ナップ26が実践され、はナッ

に兼視する内部配款を 6 ぎとがポンティング・ワ イヤ32により表好される。本発表の展点に於て は、通常とのようにピン状外部選挙原子21をナ ップ・センクトは子等各メモリ袋鼠に国有な保分 却子とし、祖嗣状外部導電燗子22を入出力用子 求るいは電視指子符合メモリ袋能に対する共通信 サの母子とする。そして上記のように半導体メモ リ・テップ24が突旋されたテップ・キャリ丁2: 上間に形成されている湯常構造の剣止枠33上に 鉛/錫合金等のろう材まるを介して会議キャップ 25が気管にろう付けされてなっている。

本発明の構造を有する単導体保護は計単導体制 異に配設されたピン状外部 神世郎子を介して配! 美術上に立てて異義することができる。

第4回社前記兵均別に示した半導体メモリ技 の実験例を図示したもので、脚中21はピン状態 据福电域子(配有信号据子)。2.2 位被的状外的 海モ畑子(共通名サ畑子)、23はセラしょ! ナップ・キャリア、25は金属キャップ、1! はろうが、35日単連体メモリ条関、36年

英義朝政に於て 「最近の至々丁麗子 **全て差ぺられ、64** 外部海电阻于2.13 24-4-17K そされる。 さしても 日分離子である祝讃: ガモにそれぞれ详細: 量が年田付けされる。 在少上尼茨海外化员 2(本)股份应加、自 さじつかんない。又は で一度がキャリア内に: のでも食い。又セナテ も良い。更に又本効男に ナッタペッケージにも足

7. 26 a & G 2 6 b Ez i b 红外新配键。 2 8 红旗 2 ナーツ、30日全ノシリコ b はべ。ド菓子、3.2 は w 3.3 位别此种、3.4位5.5 9获量、3.6亿配量基础、 3.8 江平田、3.9 江洋華を:

化压人 力量士

HM658-112348 (3)

在國方名—1123人 在國方在東京大學 「國際是國家

とて、半導体ナップが、で 電域子を有し色の外部機 有するテップ・キャリア 中級とする・

: 产生早級就化於什么一类 : 京宇上面図(I),無面図(I)。 下面図(I)、及び其4図(I) 一彩始例の上面図(I)。 領面 明する。

場体メモリ級領は、例えば 化示すよう、一個面に例え ・循端管理子21が配数され、)製験状外部場管師子22が ト・ナップ・セッサア23円 ・プ24が疾促され、はナッ

とも、 おおンディング・フ される。本苑県の県点に於て ピン状外部導展等于2.1をナ 等色メモリ研究に関省な保守 部導電輝子2.2を入出力増子 (名メモリ袋僧に対する共通信 こして上記のように半導体とも を集されたナップ・ギャリア23 A 各海常耕造 O 对上 种 3 3 上 K う対するを介して金属やマップ HHされてだっている。かり 有する學學体與鹿江哲學媒体展 ン状外医導電母子を介じて配置 漢するととがてきる。「ごり たらので、田中で1はビン株で マ、ことは金属キャラ

プノス等からたる記憶高板、37 3 8以平田、39以移館を表わ

一部画を即は乗り実践物度を高めた実践例で、 を開発したがでは、単導体メモリ鉄度3 5 は上。 を開発したがでは、単導体メモリ鉄度3 5 のビン状 下限でか至いが振し合う状態で配離高額3 6 に大け 立て並べられ、各単導体メモリ鉄度3 5 のビン状 外部再を増子2 1 が配離高額3 6 に大ける所定の スルーホール3 7 に まし込まれ 早田 付けされて 間 足される。 せしてらメモリ鉄度3 5 に大ける共造 のサポ子である被膜状外部等を増子2 2 上には 6 列名にせれてれる過3 9 からなる一進の共通信が 鍵が早田付けされる。

をお上記実施例に於てはピン状外部写電帽子を2(本)投付たが、放用子は必要に応じ何本でもるしつかえない。又似ピン状外部写電帽子は非状で一環がキャリア内に組め込まれて別成されたものでも良い。又キャップはセラミックスであっても良い。足に又本発明は金属ペッケージ。プラステックペッケージにも適用するととができる。

プ、264及び26 b は内部配着、274及び27 b は外電配差、28は減ろう、29はテップ・ス テージ、30は全/シリコン合金、314及31 b はペッド加子、32はポンティング・ワイヤ、 33は対止件、34はろう材、35は早端体メモ リ鉄度に36は配慮当板、37はスケーホール、 38以半田、39は場離モデす。

化三人 分配士 松 與 安田鄉

(は) 発明の効果

以上収明したように本発明の構造を有する半導体装置は、配差高を上に立てて実装することができる。そとで集る図に示すような配差高を上への 実装方伝が可能であり、図からも努らかなように 使来の平面実践構造に比べて実装容易を大幅に向 上せしめることができる。


使って本発明は計算機システム等の高速化、小 製化に対して有効である。


4. 昭節の忠単な説明

第1回に従来表立の新国的行及び下面的内、京 2回に従来の実践構造の新面製式団、京3団は本 発明の半導体発度に於ける一実施例の上回的行。 質問面内。A~A / 矢板新面的行。下面図付で、 第4回は本発明の半導体鉄道に於ける一実施例の 上面面行及び側面即向である。


型に於て、21位ピン状外部導電線子(関項信号線子)、22位被顕状外部導電線子(共通信号線子)、23位セラミック・テップ・キャリア、24位単導体メモリ・テップ、25位金属キャッ

3 1 g





* 2 🗈



 $(\omega) \, \mathrm{div}(z)$

5003 700

